GaN 功率器件

2. 选择合适的 GaN 器件

使用以下工具选择您的器件

阅读本文，了解为什么不应该使用 RDS(on) 来选择和比较开关电源转换器中的器件。

使用 GaN FET 热计算器模拟您的解决方案

一旦确定一些适合您应用的器件，就可以使用 GaN FET 热计算器来评估它们在热环境中的工作情况。确定损耗后，就可以对热解决方案进行优化。

考虑封装选项

EPC 的 GaN FET 和 IC 采用芯片级封装 (CSP) 和塑料方形扁平无引脚 (PQFN) 封装。CSP 和 PQFN 之间的选择取决于应用的具体要求。CSP 非常适合尺寸受限的高功率密度应用。PQFN 封装兼具高性能和易于制造的优势。

考虑可靠性

在选择合适的器件时，产品可靠性是一个至关重要的考虑因素。eGaN® 器件自 2010 年 3 月开始批量生产，在实验室测试和大批量客户应用中均表现出极高的可靠性，并拥有卓越的现场可靠性记录。

EPC 拥有广泛的失效测试可靠性计划，并定期公布这些研究的结果。如需获取最新的可靠性报告，请访问可靠性资源页面。

涵盖的关键可靠性主题：

• 基于物理的栅极应力和漏极应力寿命模型
• 安全工作区域
• 短路稳健性
• 机械应力
• 热机械应力
• 采用失效测试方法准确预测特定应用器件的寿命

3. 驱动程序和控制器

在 GaN 电源转换系统中，选择合适的 GaN 驱动器或控制器对于实现稳健、高性能的设计至关重要。在 EPC 的 GaN First Time Right™ 设计框架的这一部分中，您将找到有关兼容的栅极驱动器、控制器架构（降压、升压、半桥、同步整流）以及死区时间、传播延迟和栅极保护等选型标准的详细指导。每项建议都以经过测试的参考设计和丰富的应用数据为支撑，可帮助您集成驱动程序和控制器，从而最大限度提高基于 GaN 的系统的效率、可靠性和速度。

学习如何将 GaN FET 与专为硅 MOSFET 设计的控制器和栅极驱动器配合使用。

在某些情况下，设计人员可能希望使用通用栅极驱动器或控制器。这通常是可行的（例如 EPC9153 降压转换器），但有几个要点需要研究，包括：

1. 高压侧自举电压“钳位”— 用于自举电源驱动的半桥驱动器的低压侧 FET 反向电流导通（反向导通电压高达 2.5 V，可将自举电容器充电至 7 V 以上）。
2. EPC eGaN FET 的导通电压应为 5.0 至 5.5 V，但不得低于 4.5 V，关闭电压应为 0 V。因此，应检查驱动器的欠压锁定 (UVLO) 设置，并建议将禁用 UVLO 的范围设置为 3.6 V，启用 UVLO 的范围设置为 4.0 V。
3. 由于 GaN 器件的开关速度非常快，栅极驱动器应该能够承受这些高 dv/dt；建议其能力 > 100 V/ns。
4. 最小死区时间应足够短，以最大限度地减少死区时间损耗，理想情况下应在 20-40ns 范围内：优化死区时间以实现最高效率
5. 可能需要将一个小型、低成本的肖特基二极管与下方的 FET 并联。相关示例，请参见 EPC9153 降压转换器电路板。

确定符合您设计要求的单片式 GaN 集成电路。

4. 原理图和布局

查找并下载原理图以开始设计

EPC 公布了所有评估板的原理图，以便轻松复制和粘贴包含所有关键元器件和支持最佳开关性能的布局的设计。从我们不断增长的设计列表中选择您感兴趣的评估板，并查找原理图、物料清单和 Gerber 文件，以便开始您的设计。

GaN FET 的原理图符号

EPC 使用标准 MOSFET 符号表示 GaN FET，以便于设计人员使用。增强模式 GaN 晶体管不像硅功率 MOSFET 那样具有 p-n 体二极管，但它们同样具有反向导通功能（类似于功率 MOSFET 中的二极管）。然而，由于增强模式 GaN 晶体管中没有少数载流子参与导电，因此不存在反向恢复电荷。Q_RR 为零，这是相较于功率 MOSFET 的一个显著优势。

采用 eGaN FET 优化 PCB 布局 (WP010) 的推荐设计利用第一个内层作为电源回路返回路径。该返回路径位于顶层电源回路的正下方，从而实现了最小的物理回路尺寸。可以通过将总线电容器放置在高压侧器件旁边、低压侧器件旁边或低压侧器件和高压侧器件之间来实现此概念的变体，但在所有情况下，回路都在器件正下方的内层闭合。类似的概念也应用于门回路，返回门回路位于 ON 和 OFF 门电阻器的正下方。

此外，为了最大限度地减少电源回路和栅极回路之间的共源电感，电源回路和栅极回路彼此垂直布置，并且最靠近栅极焊盘的源焊盘旁边的过孔被用作栅极驱动器返回路径的开尔文连接。

GaN 器件有效并联指南

对于更高功率的应用，可能需要将多个晶体管并联，使它们像单个器件一样工作。GaN 器件的并联性能极佳，原因如下：

• RDS(ON) 具有正温度系数，因此在导通状态下，电流会根据每个器件的温度自动平衡
• GaN FET 的 QG 远低于同等 Si MOSFET，因此栅极驱动器的要求和损耗也降至最低
• 与硅 MOSFET 强烈的负温度系数相比，GaN FET 在温度范围内的阈值电压 (VTH) 非常稳定，因此即使在开关事件期间也能实现良好的均流。

然而，为了确保在动态条件下实现良好均流，布局也很重要：

• 每个 GaN FET 都应使用单独的栅极电阻器，并放置在 FET 附近
• 布局中所有寄生电感对于每个并联器件都应尽可能保持相似，包括电源回路和栅极回路
• 对于高性能应用，我们建议采用并联半桥而不是单个器件的布局技术：并联高速 GaN 晶体管 (AN020)。EPC90135：100 V、45 A 并联评估板中展示了一个实现示例。
• 对于采用 4 个并联器件的更简单并联布局方法，我们推荐电机驱动参考设计 EPC9186：150 ARMS、宽输入电压三相 BLDC 电机驱动逆变器中使用的技术

一个包含 4 个并联器件的并联布局示例是 EPC90135：100 V，45 A 并联评估板

eGaN FET 封装设计最佳实践

许多 EPC 零件采用晶圆级芯片封装 (WLCSP)，间距细至 400 µm。这意味着，GaN 器件要实现一致且可靠的装配，合理的 PCB 封装设计至关重要。详细建议请参见：How2AppNote008 - 设计 PCB 封装 eGaN FET IC，每个规格书中都提供了推荐的焊盘布局（阻焊层开口）和钢网设计。EPC 还提供了一个 Altium 库，其中包含所有 EPC 封装。视频封装设计 – PCB CAD 系统无关指南通过与 CAD 系统无关的详细讲解，指导客户如何创建自己的封装。

EPC 建议使用阻焊层定义 (SMD) 焊盘而不是非阻焊层定义 (NSMD) 焊盘，原因有二：

• 采用阻焊层定义 (SMD) 封装可降低电感，并改善回流焊过程中的对准。
• 非阻焊层定义 (NSMD) 封装在回流焊过程中更容易出现芯片错位，这会减少有效铜接触面积，从而降低焊点质量和器件的载流能力。

EPC 建议丝印设计应包括：

• 勾勒出零件形状的 4 个角定位标记。
• 用开口窄虚线绘制的线条：围绕零件的实线矩形，可以防止焊剂在回流焊过程中从芯片流失，这可能形成焊剂坝并将焊剂困在零件下方。
• 唯一 PIN，一个标识符。

如果您希望 EPC 团队在原理图和布局完成后审核您的设计，请将请求发送至 info@epc-co.com

5. 损耗计算

利用 GaN 器件模拟电气性能

在不实际使用的情况下模拟 GaN 器件的能力是设计过程中极其重要的一步。为了进行更详细的电气模拟，EPC 利用基于物理的函数和唯象函数的混合，实现了具有可接受的模拟和收敛特性（包括电导率和阈值参数的温度效应）的紧凑型 SPICE 模型。这些内容可以在 EPC 器件模型页面找到，而使用 EPC 器件模型的电路仿真则提供了对这些模型的深入分析。支持的模型格式包括 P-SPICE、LTSPICE、TSPICE、SIMPLIS/SIMetrix 和 Spectre。模型页面还包括 STEP 模型、热模型和 EPC Altium 库。

6. 热管理

利用先进的散热器设计最大限度地提高功率

值得注意的是，EPC GaN FET 可以利用双面冷却最大限度提高其在高功率密度设计中的散热能力。How2AppNote012 - 如何从 eGaN 转换器中获得更多功率中对此有详细的介绍。

采用优质热界面材料优化冷却

当使用顶面冷却时，热界面材料 (TIM) 是冷却系统的关键组成部分。由于 GaN 器件的体积非常小，有效的冷却依赖于散热器的散热效果，但 TIM 层却无法从中受益。由于其面积较小，TIM 层最终成为总体 Rth,JA 的重要贡献因素，因此使用高导热率材料是非常有益的。TIM 层还有第二个非常重要的作用：将 GaN 器件与散热器进行电隔离，因为 EPC GaN FET 的顶部已连接到源极电位。

EPC 收集了一些关于 TIM 材料的信息，以帮助设计师进行研究：

7. 装配

视觉特征化

在启动新的生产工艺时，通常会设置来料目视检查。为了简化这一过程，增强模式 GaN FET 和 IC 视觉特征化指南中详细描述了 EPC FET 和 IC 的物理特性，包括所有器件在交付客户之前必须满足的视觉标准。

8. 测量

GaN FET 的开关速度比 Si MOSFET 快得多。

15 A 电流下的开关节点比较（48 Vin，12 Vout 降压转换器）

这可能会给测量阶段带来挑战。

更多详情，请参见 AN023 精确测量高速 GaN 晶体管

技巧和诀窍

GaN FET 的高性能凸显了针对高速电路的良好测量技术的必要性。

1. 应使用弹簧夹来最大限度减少接地回路
2. 探测位置应尽可能靠近被测器件

带宽要求

如果使用带宽不足的示波器或探头，则无法准确测量典型转换器的实际波形。对于典型的转换器，建议使用 500 MHz 带宽；对于某些特定应用（如激光雷达），建议使用至少 1 GHz 带宽。

探头/系统带宽对采集波形的影响（基于 EPC9080 的电路板）

差分探头

特别值得关注的是，对典型半桥配置中的高压侧栅极进行的测量。除了上述对带宽和测量设置的要求之外，该测量还提出了额外的要求：

1. 电隔离：虽然数学通道可以用来重建高压侧栅极，但这种方法容易受到噪声和两个探头之间失配的影响。建议使用差分探头
2. 共模抑制比 (CMMR) 要大
3. 共模额定电压 > 输入电压（降压）或输出电压（升压）
4. 输入阻抗要大，最好 > 10 MΩ || < 2pF

测试设备制造商已经开发出适合此应用的高性能差分探头：例如 Tektronix IsoVu 探头、LeCroy DL-ISO 探头和 PMK Firefly 探头。

双脉冲测量

这种测量方法通常用于直接测量半导体器件的开关损耗，方法是利用示波器的数学功能将瞬时电压和电流波形相乘，然后进行积分。前面提到的方法可以用来测量电压，但在测量电流时会面临以下额外的挑战：

• 带宽要求：有源电流传感器难以满足的精度和带宽要求，因此分流器仍然是首选方法
• 分流器需要中断电源回路并插入传感器。电源回路电感的增加会显著改变测量结果

鉴于以上原因，EPC 不建议采用双脉冲测试，而是建议使用 Spice 模型（如果需要更高的精度，则使用校准模型）：EPC 器件模型

测试设备制造商正在研究这个课题，例如，请参阅文章低压、小尺寸 GaN FET 的精确特征化。